快速發布采購 管理采購信息

Z8018X微處理器提供指令集和CPU寄存器

時間:2019-10-18, 來源:互聯網, 文章類別:元器件知識庫

Z8018X微處理器操作
顯示功能、一般說明、管腳說明、塊
Z8018X微處理器工作模式的圖表、寄存器和詳細信息。
軟件體系結構
為Z8018X微處理器提供指令集和CPU寄存器。
直流特性
提出了直流參數和絕對最大額定值的Z8x180英里/小時。
交流特性
介紹了Z8018X微處理器的交流參數。
時序圖
包含Z8018X的時序圖和標準測試條件MPU。
附錄
致Zilog MPU的Z8018X系列:
•指令集
•指令匯總表
•操作代碼圖
•每個機器周期和中斷中的總線控制信號條件
條件
•運行模式總結
•狀態信號
•I/O寄存器和訂購信息

Z80180、Z8S180、Z8L180 MPU操作
特征
•工作頻率為33 MHz
•片上mmu支持擴展地址空間
•兩個DMA通道
•片上等待狀態發生器
•兩個通用異步接收器/發射器(UART)通道
•兩個16位定時器通道
•片上中斷控制器
•片上時鐘振蕩器/發生器
•時鐘串行I/O端口
•代碼與Zilog Z80 CPU兼容
•擴展指令
一般說明
基于微代碼執行單元和先進的cmos制造技術,Z80180、Z8S180、Z8L180(Z8X180)是8位MPU,具有降低系統成本和低成本的優點提供更高性能和維護的電源操作與大量行業標準軟件的兼容性圍繞Zilog Z8X CPU。
更高的工作頻率可以獲得更高的性能,減少指令執行時間,增強指令集,以及具有以下能力的片上存儲器管理單元(MMU)尋址高達1 MB的內存。
通過合并幾個關鍵系統,降低了系統成本使用CPU實現片上功能。這些關鍵功能包括I/O設備例如DMA、UART和定時器通道。芯片上還包括動態RAM刷新控制、等待狀態等多種粘合功能發電機、時鐘振蕩器和中斷控制器。
Z8x180不僅在
正常操作,但具有Z8S180和Z8L180類的處理器處理器還提供了兩種操作模式,旨在進一步大幅降低功耗。睡眠模式通過將CPU置于停止狀態來降低功耗,從而在片上i/o設備仍在工作時,消耗更少的電流。
系統停止模式將CPU和片上外圍設備進入停止狀態,從而降低功耗更進一步。
當與其他cmos vlsi器件和存儲器相結合時,Z8x180為需要高性能,低功耗運行。
Z8x180 MPU中的三針封裝
家庭:
•64針雙列直插式封裝(DIP)
•68針塑料引線芯片載體(PLCC)
•80針四方扁平封裝(QFP)
其他基于Z8x180的產品的引腳輸出包說明如下
包含在各自的產品規范中。
Z8x180的配置。

Z80180/Z8S180/Z8L180框圖

管腳說明
a0-a19級。地址總線(輸出,高電平,3狀態)。a0-a19表格a 20-位地址總線。地址總線為存儲器數據提供地址總線交換,高達1 MB,I/O數據總線交換,高達64K。地址總線在復位和外部總線期間進入高阻抗狀態確認周期。地址線A18與PRT信道1(TOUT,復位時選擇為地址輸出)和地址行A19在DIP版本的Z8x180中不可用。
布薩克。總線確認(輸出,有效低)。BUSACK指示請求設備、微處理器地址和數據總線,以及控制信號,已進入高阻抗狀態。
總線請求總線請求(輸入,低激活)。此輸入由外部設備(如DMA控制器)請求訪問公共汽車系統。此請求的優先級高于NMI,并且總是在當前機器循環結束時識別。這個信號停止CPU執行進一步的指令并放置地址和數據總線和其他控制信號進入高阻抗狀態。
cka0,cka1。異步時鐘0和1(雙向,高電平活動)。
這些pin是asci信道的發送和接收時鐘。
cka0與dreq0多路復用,cka1與dreq0多路復用趨勢0克!串行時鐘(雙向,高電平)。這條線是鐘CSIO頻道。
時鐘(phi)系統時鐘(輸出,高電平)。使用輸出作為MPU和外部系統的參考時鐘。頻率這個輸出等于晶體或輸入時鐘的一半。
頻率。
cts0。cts1。清除發送0和1(輸入,低激活)。這些線是用于ASCI信道的調制解調器控制信號。CTS1與RX多路復用。

d0–d7。數據總線(雙向、高電平、三態)。d0-d7構成一種8位雙向數據總線,用于向和傳輸信息從I/O和內存設備。數據總線進入高阻抗復位和外部總線確認周期期間的狀態。
DCd0號。數據載波檢測0(輸入,低電平有效)。此輸入是ASCI通道0的可編程調制解調器控制信號。
德雷克,德雷克。DMA請求0和1(輸入,低電平)。德雷克是用于從一個片上dma信道請求dma傳輸。
DMA通道監視這些輸入,以確定外部設備已準備好進行讀或寫操作。這些輸入可以是編程為水平或邊緣感應。DREQ0被多路復用用CKa0。
e.啟用時鐘(輸出,激活高)。同步機周期時鐘總線事務期間的輸出。
外文。外部時鐘/晶體(輸入,高電平)。晶體振蕩器連接。外部時鐘可通過該引腳輸入到Z8x180不使用水晶時。這個輸入是施密特觸發的。
停下。停止/睡眠狀態(輸出,低電平)。此輸出被斷言在CPU執行了HALT或SLP指令之后,操作前等待不可屏蔽或可屏蔽中斷可以繼續。halt還與m1和st信號一起用于解碼CPU計算機周期的狀態。
國際。屏蔽中斷請求0(輸入,低電平)。這個信號是由外部I/O設備生成。CPU在最后接受這個請求只要NMI和BUSREQ信號不活動。CPU用一個中斷確認周期。在這個循環中,m1和iorq信號激活。
國際1,國際2。屏蔽中斷請求1和2(輸入,低電平)。
此信號由外部I/O設備生成。CPU尊重這些當前指令周期結束時的請求,只要NMI,BUSREQ和INT0信號未激活。CPU承認這些具有中斷確認周期的中斷請求。不像對int0的確認,在此循環期間,m1或iorq都不是信號激活。
IORQ公司。I/O請求(輸出,低激活,3狀態)。IORQ表示地址總線包含用于I/O讀取或I/O寫入的有效I/O地址操作。iorq也與m1一起在對INT0輸入信號的確認,以指示中斷響應向量可以放在數據總線上。這個信號是類似的Z64180的IOE信號。
M1號。機器循環1(輸出,低激活)。連同mreq,m1指示當前周期是指令執行。與iorq一起,m1表示電流循環用于中斷確認。它也用于剎車和用于解碼CPU機器循環狀態的ST信號。這個信號是類似于Z64180的LIR信號。
先生。內存請求(輸出,低激活,3狀態)。mreq表示地址總線為內存讀取或內存保留有效地址寫操作。這個信號類似于Z64180的ME信號。
NMI公司。不可屏蔽中斷(輸入,負邊緣觸發)。NMI有優先級高于int,并且總是在指令,不管中斷使能觸發器的狀態如何。這個信號強制CPU在位置0066H繼續執行。
讀取(輸出激活低,3狀態)。rd表示cpu需要從存儲器或I/O設備讀取數據。尋址I/O或存儲器設備必須使用此信號將數據傳送到CPU數據總線。
RFSH。刷新(輸出,活動低)。與MREQ、RFSH一起指示當前CPU計算機周期和地址總線必須用于動態存儲器的刷新。低階地址總線(A7–a0)的8位包含刷新地址。
該信號類似于Z64180的參考信號。

PRT通道1。這條線路與地址總線的A18多路復用。txa0,txa1。傳輸數據0和1(輸出,高電平)。這些信號是來自asci信道的傳輸數據。傳輸數據變化與發送時鐘的下降沿有關。
TXS。時鐘串行傳輸數據(輸出,高電平)。這條線是從CSIO通道傳輸的數據。
等待。等待(輸入;有效低)。wait向cpu指示地址存儲器或I/O設備未準備好進行數據傳輸。這個輸入用于將額外的時鐘周期引入當前機器循環。等待輸入在t2的下降沿取樣(和隨后的等待狀態)。如果輸入采樣低,則插入等待狀態,直到對等待輸入進行高采樣,此時時間執行繼續。
總重。寫入(輸出,低電平,3態)。wr表示cpu數據總線保存要存儲在地址I/O或內存位置的有效數據。
XTAL公司。晶體(輸入,高活性)。晶體振蕩器連接。這個如果使用外部時鐘而不是晶體,則插針必須保持打開狀態。這個振蕩器輸入不是TTL電平(參考直流特性)

建筑
Z8x180結合了一個高性能CPU內核和多種系統和I/O資源在廣泛的應用中非常有用。中央處理器核心由五個功能模塊組成:時鐘發生器、總線狀態控制器(包括動態存儲器刷新)、中斷控制器、存儲器管理單元(MMU)和中央處理器(CPU)。這個集成I/O資源構成其余四個功能塊:•直接內存訪問(DMA)控制(2個通道)
•異步串行通信接口(ASCI,2通道)表2.多路復用管腳描述多路復用
管腳說明
復位時,該引腳初始化為18引腳。如果定時器控制寄存器(TCR)的TOC1或TOC0位為設為1時,選擇TOUT功能。如果toc1和toc0位清除為0,則選擇A18功能。
CKa0/德雷克0復位期間,該引腳初始化為CKa0別針。
如果dma模式寄存器(dmode)中的dm1或sm1是設置為1時,始終選擇DREQ0函數。
CKA1/趨勢0復位時,該引腳初始化為CKA1引腳。如果asci控制寄存器ch 1(cntla1)中的cka1d位設置為1,選擇Tend0功能。如果cka1d位設置為0,選擇CKA1功能。
RXS/CTS1型在重置期間,此pin初始化為rxs pin。如果CTS1E位在ASCI狀態寄存器中,ch 1(stat1)被設置為1,cts1函數被選中。如果cts1e位為0,則選擇rxs函數。
Z 8018X家用手動UM005001-ZMP0400型
•可編程重新加載計時器(PRT,2通道)
•時鐘串行I/O(CSIO)通道。
其他Z8x180家庭成員(如Z80183、Z80S183、Z80185/195)除這些模塊外,還包括其他外圍設備和在相關產品規范中時鐘發生器該邏輯從外部晶體或時鐘輸入。外部時鐘除以2,并提供給兩者內部和外部設備。
總線狀態控制器此邏輯執行所有相關的狀態和總線控制活動有CPU和一些片上外設。這包括等待狀態計時、重置周期、DRAM刷新和DMA總線交換。
中斷控制器此塊監視和優先處理內部和外部的各種中斷和陷阱以提供來自CPU的正確響應。到與Z80 CPU保持兼容,有三種不同的中斷模式支持。
存儲器管理單元mmu允許用戶映射cpu使用的內存(邏輯上僅64K)進入Z8x180支持的1MB尋址范圍。這個mmu目標代碼的組織特性與z80的兼容性CPU,同時提供對擴展內存空間的訪問。這種能力通過使用有效的公共區域庫區域來完成計劃。
UM005001-ZMP0400型
中央處理器
CPU是微編碼的,以提供與目標代碼兼容的核心使用Z80 CPU。它還提供了Z80指令集的超集,包括8位乘法和除法。這個核心已經得到增強,允許許多指令在更少的時鐘周期內執行。
DMA控制器
DMA控制器在存儲器和I/O設備。支持的傳輸操作是內存到內存,內存到/從I/O和I/O到I/O。支持的傳輸模式有請求、突發和循環竊取。DMA傳輸可以訪問完整的1MB尋址范圍,塊長度高達64KB,可以交叉超過64K邊界。
異步串行通信接口asci邏輯提供兩個獨立的全雙工uart。每個信道包括可編程波特率發生器和調制解調器控制信號。asci通道還可以支持多處理器通信格式。
可編程重新加載定時器(PRT)這個邏輯由兩個獨立的通道組成,每個通道包含一個16位計數器(定時器)和計數重新加載寄存器。計數器的時基是在到達計數器。PRT通道1提供一個可選輸出,允許波形生成。
時鐘串行I/O(CSIO)CSIO通道提供半雙工串行發射器和接收器。
此通道可用于簡單的高速數據連接另一個微處理器或微型計算機

CPU計時
•指令(操作碼)獲取定時
•操作數和數據讀/寫定時
•I/O讀/寫計時
•基本指令(獲取和執行)計時
•重置計時
•BUSREQ/BUSACK總線交換定時基本的cpu操作由一個或多個機器周期(mc)組成。
一個機器周期由三個系統時鐘組成:T1、T2和T3,訪問內存或I/O,或由一個系統時鐘(T1)組成CPU內部操作。系統時鐘是晶體振蕩器(即,8兆赫晶體產生4兆赫或250毫微秒)。
用于連接慢速內存或外圍設備,可選等待狀態(TW)可插入T2和T3之間。
指令(操作碼)不等待的獲取時間國家。當m1輸出引腳低。
在T1的前半部分,地址總線(a0–a19)由程序計數器(PC)的內容。這個地址總線是Z8x180片上MMU的地址輸出。
在T1的后半段,MREQ。(內存請求)和rd(讀取)信號被斷言為低,從而啟用內存。

MMU和復位
復位時,CBAR的CA字段的所有位都設置為1,而所有位cbar的ba字段中,cbr和bbr重置為0。邏輯64KB地址空間與第一個64kb 0000h到ffffh直接對應)1024kb00000h.到fffff h)物理地址空間。因此,在復位后,Z8x180在邏輯和物理地址0開始執行。
mmu寄存器訪問定時當數據寫入CBAR、CBR或BBR時,該值有效從緊接著更新的I/O寫入周期之后的周期這些登記冊。
在mmu編程期間,確保cpu程序的執行不是中斷。mmu寄存器編程后的下一個循環是通常是從新翻譯的地址獲取操作碼。一個技術是將所有mmu編程例程本地化為始終啟用的區域。

物理地址生成

技術文章分類
相關技術文章
cc竞速飞车有什么算法